



WORKSHOP

Applicazioni FPGA in ambito astrofisico

Osservatorio Astrofisico di Torino

18-20 maggio 2016

Book of abstracts

Sommario

Sterpone Luca (Politecnico di Torino).....	3
Alderighi Monica (INAF – IASF Milano).....	4
Sterpone Luca (Politecnico di Torino).....	5
Di Giorgio Anna Maria (INAF – IAPS Roma)	6
Belli Carolina (INAF –Osservatorio di Arcetri).....	7
Travaglini Riccardo (INFN Bologna)	8
Bartolini Marco (INAF – IRA).....	9
Naldi Giovanni (INAF - IRA).....	10
Sottile Giuseppe (INAF – IASF Palermo)	11
Campana Riccardo (INAF – IASF Bologna)	12
Corvo Michele (Mindway Design).....	13
Ramponi Michele (Active Technologies)	14
Ridinò Giuseppe (Mathworks).....	15
Del Re Andrea (Sky technology)	16
Pastore Sandro (Sanitas EG)	17
Mauri Marco (Altera Intel).....	18
Galli Alberto (Hewlett Packard Enterprise)	19
Grimoldi Raoul (CGS S.p.A.)	20
Angarano Matteo (Sitael)	21
Melis Andrea (INAF – Osservatorio di Cagliari)	22
Comoretto Giovanni (INAF – Osservatorio di Arcetri).....	23
Schreiber Laura (INAF – Osservatorio di Bologna)	24
Billotta Sergio (INAF – Osservatorio di Catania).....	25

Sterpone Luca (Politecnico di Torino)

Accurate Analysis of SET effects on Flash-based FPGA SoC for Astrophysical Applications

Luca Sterpone, Sarah Azimi, Boyang Du

Flash-based Field Programmable Gate Arrays (Flash-based FPGAs) are becoming more and more interesting for safety critical applications due to their re-programmability features while being non-volatile. However, Single Event Transients (SETs) in combinational logic represent their primary source of critical errors since they can propagate and change their shape traversing combinational paths and being broadened and amplified before sampled by sequential Flip-Flops. In this paper the SET sensitivity of circuits implemented in Flash-based FPGAs is mitigated with respect to the working frequency and different FPGA routing architecture. We outline a parametric routing scheme and placement and routing tools based on an iterative partitioning algorithm able to generate high performance circuits by reducing the wires delay and reducing the SET sensitivity. The efficiency of the proposed tools has been evaluated on a Microsemi Flash-based FPGA implementing different benchmark circuits including a RISC microprocessor. Experimental results demonstrated the reduction of SET sensitivity of more than 30% on the average versus state-of-the-art mitigation solutions and a performance improvement of about 10% of the nominal working frequency.

Mercoledì 18 h.14.20

Alderighi Monica (INAF – IASF Milano)

SRAM-based FPGAs in the development of reliable systems for Astrophysical applications

Monica Alderighi

La presentazione illustra una breve panoramica delle attività di ricerca dello IASF Milano concernenti l'utilizzo di dispositivi FPGA per lo sviluppo di sistemi di calcolo affidabili per applicazioni di astrofisica.

Mercoledì 18 h.14.40

Sterpone Luca (Politecnico di Torino)

Highly Reliable System-on-Chip for Aerospace Applications using Dynamical Reconfigurable SRAM-based FPGAs

Luca Sterpone, Boyang Du, Luca Boragno

Radiation-induced Soft Errors are widely known since the advent of dynamic RAM chips. Reconfigurable FPGA devices based on SRAM configuration memories are extremely sensitive to these effects resulting in an unwelcome change of behavior in digital logic. Indeed, soft errors occur today as a result of radiation from space or even at sea level. Detection, protection and mitigation of soft errors beyond aerospace and defence applications have been widely debated over the last decades. In the present paper we provide a complete design flow illustrating the proper design rules ranging from the synthesis, mapping and physical place and route algorithm tailored to the implementation of high performance and reliable SoCs using dynamic-reconfiguration oriented SRAM-based FPGAs. Radiation experimental results obtained radiation test performed using proton particles demonstrated the goodness of our developed design flow resulting in an overall error cross-section reduction of more than 2 orders of magnitude.

Mercoledì 18 h.15.00

Di Giorgio Anna Maria (INAF – IAPS Roma)

FPGA in elettronica di controllo per strumentazione spaziale: l'esperienza dell'IAPS

Anna Maria Di Giorgio, Giovanni Giusi, John Scige Liu

I gruppi di ricerca dell'IAPS sono coinvolti da molti anni nella produzione di strumentazione scientifica per missioni spaziali. Grazie al finanziamento dell'ASI e in collaborazione con industrie nazionali leader in ambito spaziale, l'IAPS spesso partecipa allo sviluppo della elettronica di controllo per la strumentazione proposta. In particolare, il gruppo di ricerca di astronomia infrarossa ha partecipato alle missioni ESA ISO e Herschel, è coinvolto nelle missioni ESA Euclid e Plato e sta partecipando ad alcuni proposal ESA e NASA per missioni future. Pur avendo un expertise focalizzato sulla produzione di software applicativo real-time per il monitoraggio e controllo degli strumenti, negli anni è spesso sorta l'esigenza di utilizzare FPGA per l'implementazione di alcune delle funzionalità richieste (microcontrollori, gestione di interfacce, algoritmi di data processing). La presentazione fornirà perciò una breve descrizione delle esperienze acquisite, evidenziando quali possano essere le potenziali necessità di collaborazioni future.

Mercoledì 18 h.15.20

Belli Carolina (INAF –Osservatorio di Arcetri)

System Modeling of a large FPGA project: the SKA Tile Processing Module

Carolina Belli, Giovanni Comoretto

Large projects like SKA have an intrinsic complexity due to their scale. In this context, the application of a management design system becomes fundamental.

SysML arises as a UML's customization for engineering applications, while UML language pertains mainly to software engineering. SysML language represents an interdisciplinary approach, identifying customer needs and project's main functionalities from the very beginning of the development cycle.

The design proceeds considering in parallel both business and technical needs, e.g. costs and schedule, required and expected performances, at different scale levels. This management approach represents one of the main SysML application's advantages.

Focusing on the SKA Low Telescope, a SysML model has been designed: it is composed by several diagrams, highlighting different views of the same aspects and identifying connections between them and to the project.

For what concern our job, we focused on the SKA Low Telescope - Tile Processing Module (TPM), designing diagrams at different detail level.

We designed a conceptual model of the TPM, primarily focusing on the main interfaces and the major data flows between product items. Functionalities are derived from use cases and allocated to hardware modules in order to guarantee project's internal consistency and features.

This model has been used both as internal documentation and as job specification, to commit part of the design to external entities.

Mercoledì 18 h.15.40

Travaglini Riccardo (INFN Bologna)

Disegno e implementazione di progetti in FPGA Zynq di Xilinx: un esempio pratico

Riccardo Travaglini

L'utilizzo di FPGA con processori embedded presenta alcuni considerevoli vantaggi tra i quali il principale è il poter disporre di risorse hardware già implementate e integrate su un singolo dispositivo. Inoltre ad esse possono essere connesse parti custom grazie alla programmabilità del dispositivo. La Xilinx produce un dispositivo chiamato Zynq, costituito da logica programmabile analoga agli altri dispositivi della serie 7 e da un System On Chip (SOC) embedded basato su due processori ARM. Le due componenti sono strettamente connesse così da poter realizzare disegni che abbiano i vantaggi di un SOC realizzato in hardware, ad esempio le performance, e la flessibilità della logica programmabile che permette ad esempio lo sviluppo di interfacce e moduli di elaborazione specifici per il progetto. Verrà presentato un esempio di applicazione sviluppata presso la sezione di Bologna dell'INFN basata su una board commerciale con FPGA Zynq il cui compito è acquisire i dati da un ADC su una mezzanine, connessa tramite connettore standard FMC, e di spedirli ad un PC tramite connessione Ethernet. Verrà illustrato, utilizzando l'applicazione sviluppata come esempio, la metodologia di sviluppo di un progetto con FPGA Zynq utilizzando il software di Xilinx Vivado, discutendo come configurare il SOC, interfacciarlo con la logica programmabile e come questa può essere disegnata, sia con VHDL che tramite l'utilizzo di IP cores. Verrà anche mostrato come sviluppare e debuggare il software per il processore e, infine, come implementare un Logic Analyzer embedded all'FPGA per il debug e il monitoring del progetto. Particolare attenzione sarà posta ai vantaggi e alle problematiche rispetto all'utilizzo di FPGA senza processori embedded.

Mercoledì 18 h.16.00

Bartolini Marco (INAF – IRA)

FPGA applications for single dish activity at Medicina radiotelescopes

Marco Bartolini

FPGA technologies are gaining major attention in the recent years in the field of radioastronomy. At Medicina radiotelescopes FPGAs have been used in the last ten years for a number of purposes and in this article we will take into exam the applications developed and installed for the Medicina Single Dish 32m Antenna: these range from high performance digital signal processing to instrument control developed on top of smaller FPGAs.

Mercoledì 18 h.16.20

Naldi Giovanni (INAF - IRA)

Use of FPGA-based hardware for antenna arrays at Medicina Radiotelescopes

Giovanni Naldi

In the last years several developments in digital back end systems have been realized with FPGA technology at the Medicina Radio Astronomical Station. In particular some digital architectures performing data acquisition and digital signal processing (e.g. channelization, correlation, beamforming, ...) were designed for application in antenna array prototypes. Most experience is related to CASPER Design-flow which provides a tool for developing quite “easy-to-deploy” instrumentation using CASPER Hardware.

Mercoledì 18 h.17.00

Sottile Giuseppe (INAF – IASF Palermo)

L'attività di progettazione dello IASF Palermo per lo sviluppo di strumentazione astrofisica basata su dispositivi FPGA

Giuseppe Sottile, Giovanni La Rosa

Questo contributo descrive l'attività di progettazione di strumentazione ad uso astrofisico svolta in questi ultimi anni presso lo IASF di Palermo. L'elettronica di questi strumenti è basata sui dispositivi FPGA, che hanno aumentato la flessibilità di sviluppo ed incrementato le prestazioni.

Mercoledì 18 h.17.20

Campana Riccardo (INAF – IASF Bologna)

A FPGA-based digital readout system for a multi-channel X and gamma-ray spectrometer

Riccardo Campana

The XGS project aims to develop a multi-channel broadband X and gamma-ray spectrometer for space applications. The experiment envisages the use of solid-state Silicon Drift Detectors coupled to inorganic scintillator bars. A prototype is under development in the framework of an INAF funded project, in which the detector signal will be digitized by a fast ADC and further digitally processed.

An overview of the system architecture and the test equipment currently under development based on low-cost commercial system-on-chip FPGA boards will be given.

Mercoledì 18 h.17.40

Corvo Michele (Mindway Design)

Metodologie di progetto per sviluppi basati su FPGA

Michele Corvo, Antonio Marino

Avanzate ed innovative metodologie di progetto sono necessarie per gli sviluppi, sempre più complessi, basati sulle moderne piattaforme FPGA.

Alcune soluzioni realizzate dalla Mindway negli ultimi anni testimoniano la grande flessibilità di progetto, il livello di integrazione hardware/software, il parallelismo dei processi e la potenza/velocità di calcolo che le ultime generazioni di FPGA consentono in tutti i settori applicativi elettronici. Ma per ottenere risultati sempre più performanti in sistemi sempre più complessi e strutturati risulta ormai essenziale la pianificazione delle attività attraverso corretti principi metodologici e dedicati criteri di progetto.

Giovedì 19 h. 9.20

Ramponi Michele (Active Technologies)

Generazione di stimoli con DAC veloci

Michele Ramponi

Active Technologies, azienda di Ferrara che progetta e realizza strumentazione elettronica, promuove un evento conoscitivo per illustrare tecnologie e possibilità di collaborazione, focalizzato sulla generazione di stimoli tramite convertitori digitale analogico. Durante la presentazione verranno presi in esame casi applicativi di: - Generazione di impulsi veloci - Sintesi di segnali arbitrari a larga banda - Generazione di pattern mixed signal (analogici e digitali) - Riproduzione di segnali precedentemente acquisiti (record & play back) di grandi dimensioni

Giovedì 19 h.9.50

Ridinò Giuseppe (Mathworks)

Dall’algoritmo alla sua implementazione su FPGA con MATLAB/Simulink

Giuseppe Ridinò, Paola Vallauri

In questo intervento verranno illustrate le capacità dei prodotti MathWorks che consentono di prototipare su FPGA un algoritmo scritto in MATLAB/Simulink. Gli strumenti e le tecniche per la generazione automatica di codice HDL possono accelerare in modo significativo il ciclo di progettazione. Mostreremo la generazione di codice Verilog e VHDL sintetizzabile da modelli Simulink con HDL Coder e la verifica mediante HDL Verifier.

Tra gli argomenti trattati:

- Progettazione system level e implementazione con Simulink
- Generazione automatica di codice HDL con HDL Coder
- Verifica e validazione con HDL Verifier

Giovedì 19 h.10.20

Del Re Andrea (Sky technology)

TBD

Andrea Del Re

-

Giovedì 19 h.11.10

Pastore Sandro (Sanitas EG)

L'attività della Sanita EG e lo sviluppo della scheda TPM per SKA

Sandro Pastore

- presentazione della società e delle sue competenze
- presentazione della scheda TPM per SKA
- presentazione dei sistemi per acquisizione immagini, elaborazione immagini e controllo sensori basati su FPGA

Giovedì 19 h.11.40

Mauri Marco (Altera Intel)

OpenCL: FPGA Acceleration for Software Programmers

Marco Mauri

- FPGA Overview for software programmers
- Technology trends
- OpenCL Overview
- Altera SDK for OpenCL Overview

Giovedì 19 h.12.10

Galli Alberto (Hewlett Packard Enterprise)

Porting applications to FPGA a PoC view

Alberto Galli, Edmondo Orlotti, Francesco Schiumerini

The FPGAs are an interesting alternative to the GPUs due to their low power and high performance computing capabilities. They do have however an inconvenience as they needed to be programmed in VHDL/Verilog. With the rise of OpenCL support for FPGA by both Altera and Xilinx, this technology becomes really interesting. We have already been involved in different PoCs where customer has asked us to find the best compromise between performances and power consumption and FPGA it is the most entitled technology that is potentially capable to reach this target. The two key elements that restrict the performance of the most of the HPC codes are the floating point logic and the memory bandwidth. FPGA devices have thousands of dedicated floating point logic blocks, allowing FPGAs to accelerate complex floating point arithmetic. FPGAs also have thousands of dedicated on chip memory blocks allowing 10's of TBytes/Sec memory bandwidth on device. It already sounds that they are the right solution. We have put it to the test. Come and see what we have obtained.

Giovedì 19 h.14.30

Grimoldi Raoul (CGS S.p.A.)

Use of reprogrammable FPGA in EUCLID mission

Raoul Grimoldi (CGS SpA), Luca Sterpone (PoliTo)

Euclid is a cosmology mission part of Cosmic Vision 2015-2025 whose prime objective is to study the geometry and the nature of the dark Universe (dark matter, dark energy) with two instruments, called VIS (VISible Imager) and NISP (Near-Infrared Spectrometer and Photometer). In the NISP data processing units designed by CGS, the interface with the detectors and the pre-processing of the images is implemented in the DCU board within a Flash based RT3PE3000L FPGA. CGS, in collaboration with the Politecnico di Torino, is developing a methodology for the Radiation Hardening of this design allowing the use of RT3PE3000L reprogrammable FPGA in ESA space missions. This presentation will show the adopted methodology and the achieved results in the radiation hardening.

Giovedì 19 h.15.00

Angarano Matteo (Sitael)

FPGA in elettronica per missioni Spaziali e a Terra

Matteo Angarano

Dopo una breve presentazione aziendale, si daranno alcuni esempi recenti di utilizzo di FPGA in elettronica per applicazioni di Astrofisica. Si considereranno sia missioni Spaziali sia esperimenti scientifici a Terra. Infine si aprirà una finestra su applicazioni in un contesto diverso, ma non meno sfidante: quello Ferroviario.

Giovedì 19 h.15.30

Melis Andrea (INAF – Osservatorio di Cagliari)

Backends digitali basati su FPGA per il Sardinia Radio Telescope

Andrea Melis

Il Sardinia Radio Telescope (SRT) è uno strumento estremamente versatile, usato per le più svariate applicazioni scientifiche e tecnologiche, sia in modalità antenna singola che all'interno della rete EVN (European VLBI Network) e della rete LEAP (Large European Array for Pulsars). Data la sua natura general purpose, è fondamentale dotare il telescopio di piattaforme digitali riconfigurabili, al fine di poter adattare l'hardware a qualsiasi richiesta proveniente dagli astronomi. In questa presentazione verranno illustrati i vari backend digitali di cui SRT dispone, dei progetti in essere ed in particolare del nuovo sistema denominato SARDARA (Sardinia Roach2-based Digital Architecture for Radio Astronomy) il cui obiettivo è proprio quello di realizzare un' unica infrastruttura che possa rispondere a tutte le esigenze di una stazione radioastronomica come SRT in termini di digital signal processing. A fronte di sistemi molto diversi, è importante sottolineare che tutti i backend digitali di cui SRT dispone hanno come cuore pulsante le FPGA.

Venerdì 20 h. 9.30

Comoretto Giovanni (INAF – Osservatorio di Arcetri)

Radioastronomic signal processing cores for the SKA telescope

Giovanni Comoretto (INAF-OA Arcetri), Simone Chiarucci (UniFi), Carolina Belli (INAF-OA Arcetri)

Modern radiotelescopes require the processing of wideband signals, with data rates from tens of MHz to tens of GHz, and from hundreds up to a million of individual antennas. Digital signal processing of these signals include digital receivers (the equivalent of the heterodine receivers), beamformers, channelizers, spectrometers. FPGAs are particularly suited for these applications, because of their low power consumption, wide signal path, and high interconnectivity using fast serial links.

In our group we have developed efficient algorithms for these applications. Here we will review some signal processing cores developed for the SKA telescope.

The LFAA beamformer/channelizer architecture is based on an oversampling channelizer, where the channelizer output sampling rate and channel spacing can be set independently. This is useful where an overlap between adjacent channels is required to provide an uniform spectral coverage. The architecture allows for an efficient and distributed channelization scheme, with a final resolution corresponding to a million of spectral channels, minimum leakage and high out-of-band rejection. An optimized filter design procedure is used to provide an equiripple response with a very large number of spectral channels.

A wideband digital receiver has been designed in order to select the processed bandwidth of the SKA Mid receiver. The receiver extracts a 2.5 MHz bandwidth form a 14 GHz input bandwidth. The design allows for noninteger ratios between the input and output sampling rates, with a resource usage comparable to that of a conventional decimating digital receiver.

Finally, some considerations on quantization of radioastronomic signals are presented. Due to the stochastic nature of the signal, quantization using few data bits is possible. Good accuracies and dynamic range are possible even with 2-3 bits, but the nonlinearity in the correlation process must be corrected in postprocessing. With at least 6 bits it is possible to have a very linear response of the instrument, with nonlinear terms below 80 dB.

Venerdì 20 h. 9.50

Schreiber Laura (INAF – Osservatorio di Bologna)

Possible application of FPGA to the MAORY Real Time Computer

Laura Schreiber (INAF–OABo), Corrado Felini (INAF–OACapodimonte), Giuseppe Cosentino (UniBo)

MAORY is the Multi-Conjugate Adaptive Optics module for the European Extremely Large Telescope first light. The baseline of MAORY is to rely upon the use of multiple Laser Guide Stars (6), multiple Natural Guide Stars (3) for wavefront sensing and multiple Deformable Mirrors (DM) for correction (M4/M5, that are part of the telescope, and 2 post focal DMs). The Real-Time Computer is a key sub-system of MAORY. It must collect the measurements from various sensing devices and drive several thousands actuators within high demanding latency requirements dictated by the system performance needs. The FPGA technology has been widely diffused in Real Time Systems due to its low latency and high determinism. Performance evaluation of this technology for the wavefront sensors images calibration and processing is in progress.

Venerdì 20 h.10.10

Billotta Sergio (INAF – Osservatorio di Catania)

Catania-Torino laboratory network & FPGA controller for Intelligent Camera SiPM

Sergio Billotta (INAF-OACa), Massimiliano Belluso (INAF-OACa), Daniele Gardiol (INAF-OATo), Davide Loreggia (INAF-OATo)

The objective of this work is an assessment towards the development of an FPGA controller for the Intelligent Camera SiPM (IC-SiPM) for astrophysical applications, based on silicon photomultiplier and programmable electronics (FPGA). IC-SiPM is easily adaptable to different optical designs of currently existing or under construction telescopes for big science projects. We will also present the activities of the AMICO laboratory in Catania and the network with Torino laboratories

Venerdì 20 h.10.30